Risc और Cisc एम्बेडेड आर्किटेक्चर के बीच अंतर

एंबेडेड सिस्टम बाजार में उपलब्ध अधिकांश इलेक्ट्रॉनिक उत्पादों का दिल और कोर है। यह इंजीनियरिंग का कार्यान्वयन है जिसमें हार्डवेयर सॉफ्टवेयर से मिलता है। हम बॉयोमीट्रिक दरवाजे के ताले, हवाई जहाज, कार, पेसमेकर आदि में मिनी-कंप्यूटर के साथ एम्बेडेड सिस्टम की दुनिया से घिरे हुए हैं। ये संसाधन विवश, छोटे, स्मार्ट और शक्तिशाली सिस्टम हमारे दैनिक कार्यों में हमारी मदद करते हैं।

कभी इस पर एक विचार दिया कि हमारा शरीर कैसे काम कर रहा है, तंत्रिका तंत्र, मस्तिष्क और बहु-कार्य करने की क्षमता। यदि आप इन सभी कार्यों को जोड़ते हैं, तो आपको एक जैविक एम्बेडेड सिस्टम का एक मोटा चित्र मिलेगा। हमारा मस्तिष्क अपने कामकाज के जटिल विवरण को छुपाता है जो इसके अंदर होता है लेकिन फिर भी हमें इसे अधिकतम क्षमता तक नियंत्रित करने की अनुमति देता है। एक ही जटिलता एम्बेडेड सिस्टम में उपयोग किए जाने वाले प्रोसेसर या नियंत्रक के लिए जाती है। वे जटिल विवरण छिपाते हैं और हमें काम करने के लिए एक उच्च-स्तरीय इंटरफ़ेस प्रदान करते हैं। अमूर्तता के स्तर के लिए, कोई संबंधित कर सकता है कि एक उच्च स्तरीय प्रोग्रामिंग भाषा में दो नंबर जोड़ने के लिए कोड कैसे चिप्स में रजिस्टरों का कारण बिट्स को संभालता है और उपयोगकर्ता को एक आउटपुट देता है।

प्रोसेसर आर्किटेक्चर

सेंट्रल प्रोसेसिंग यूनिट, माइक्रोप्रोसेसर और माइक्रोकंट्रोलर दोनों का उल्लेख करते हुए, कंट्रोल यूनिट (CU) और अरिथमेटिक लॉजिकल यूनिट (ALU) की सहायता से विशिष्ट कार्य करता है । जैसा कि निर्देश रैम से दिए जाते हैं, सीपीयू अपनी दो मदद करने वाली इकाइयों की मदद से चर बनाकर और उन्हें मान और मेमोरी असाइन करता है। यह जानना महत्वपूर्ण है कि सीपीयू अपनी वास्तुकला की मदद से यह सब कैसे करता है। यदि आप अधिक जानना चाहते हैं कि माइक्रोकंट्रोलर कैसे काम करता है, तो आप माइक्रोकंट्रोलर के इस मूल लेख को पढ़ सकते हैं।

हर सीपीयू में प्रोग्राम और डेटा स्टोर करने के लिए इससे जुड़ी एक मेमोरी होती है। आउटपुट प्राप्त करने के लिए सीपीयू के साथ प्रोग्राम और डेटा काम करते हैं। कार्यक्रम निर्देश प्रदान करता है जबकि डेटा प्रदान की जाने वाली जानकारी प्रदान करता है। प्रोग्राम को एक्सेस करने के लिए और डेटा CPU बसों का उपयोग करता है, ये बसें तार हैं, अधिक सटीक रूप से ये तार के निशान हैं जैसा कि आपने मुद्रित सर्किट बोर्डों पर देखा होगा। इन वर्षों में माइक्रोकंट्रोलर और माइक्रोप्रोसेसर विभिन्न आर्किटेक्चर का उपयोग करके विकसित हुए हैं, आवेदन या डिजाइन आवश्यकताओं के आधार पर माइक्रोकंट्रोलर का चयन इसमें उपयोग किए गए आर्किटेक्चर के प्रकार से प्रभावित होता है। आइए लोकप्रिय वास्तुशिल्प पर एक नज़र डालें।

वॉन-न्यूमैन / प्रिंसटन वास्तुकला

जिस तरह से सीपीयू प्रोग्राम और डेटा तक पहुंच प्राप्त करता है, वह सीपीयू की वास्तुकला के बारे में बताता है। इससे पहले एक एकल बस का उपयोग कार्यक्रम और डेटा तक पहुंचने के लिए किया गया था। इस प्रकार की वास्तुकला को वॉन न्यूमैन वास्तुकला या अधिक सरल रूप से प्रिंसटन वास्तुकला के रूप में जाना जाता है । कोड और डेटा प्राप्त करने के लिए एक एकल बस, वे एक-दूसरे के रास्ते में आते हैं और सीपीयू की प्रसंस्करण गति को धीमा कर देते हैं क्योंकि प्रत्येक को दूसरे को लाने के लिए इंतजार करना पड़ता है। इस सीमा को वॉन-न्यूमैन अड़चन की स्थिति के रूप में भी जाना जाता है ।

हार्वर्ड वास्तुकला

इस प्रक्रिया को तेज करने के लिए हार्वर्ड आर्किटेक्चर का प्रस्ताव किया गया था। इस आर्किटेक्चर में डेटा और प्रोग्राम के लिए एक अलग डेटा बसें मौजूद हैं। तो इसका मतलब है कि इस वास्तुकला ने चार बसों के उपयोग का प्रस्ताव दिया

1. सीपीयू में डेटा को अंदर और बाहर ले जाने वाली डेटा बस का एक सेट।
2. डेटा तक पहुँचने के लिए पता बस का एक सेट।
3. सीपीयू में कोड ले जाने के लिए डेटा बस का एक सेट।
4. कोड तक पहुँचने के लिए एक पता बस।

अलग-अलग एड्रेस बस और डेटा बस के उपयोग का मतलब सीपीयू के लिए कम निष्पादन समय था लेकिन यह वास्तुकला को डिजाइन करने में जटिलता की कीमत पर आता है । वॉन न्यूमैन वास्तुकला थोड़ा आलसी लग सकता है लेकिन इसके सरल डिजाइन का लाभ है।

हार्वर्ड आर्किटेक्चर को लागू करना बहुत आसान है जब सीपीयू और मेमोरी यूनिट एक ही स्थान साझा करते हैं या रैम और रोम प्रसंस्करण इकाई के साथ इनबिल्ट (ऑन-चिप) होते हैं, जैसे कि माइक्रोकंट्रोलर में जहां दूरी माइक्रोन और मिलीमीटर में होती है। हालाँकि, समान आर्किटेक्चर को लागू करना कठिन है जहां कोड रखने वाली मेमोरी बाहरी इकाई जैसे कि x86 आईबीएम पीसी में बाहरी है । मदरबोर्ड पर डेटा और पते दोनों के लिए अलग-अलग तार के निशान का एक सेट बोर्ड को जटिल और महंगा बना देगा। इसे एक प्रोसेसर के उदाहरण के साथ समझते हैं।

वॉन-न्यूमैन वास्तुकला के कार्यान्वयन के लिए 64-बिट डेटा बस और 32-बिट एड्रेस बस के साथ एक प्रोसेसर को लगभग 100 बसों (डेटा और एड्रेस बस और नियंत्रण संकेतों के लिए कुछ अन्य) के लिए लगभग 100 बसों की आवश्यकता होगी। यदि हार्वर्ड वास्तुकला के साथ लागू किया जाता है तो एक ही संरचना प्रोसेसर से निकलने वाले बड़ी संख्या में पिनों के साथ डबल वायर के निशान की लागत लगभग 200 होगी। यह उसी कारण से है जब हम पीसी और वर्कस्टेशन के लिए लागू किए गए शुद्ध हार्वर्ड आर्किटेक्चर को नहीं देखते हैं। इसके बजाय, एक संशोधित हार्वर्ड वास्तुकला का उपयोग किया जाता है जिसमें सीपीयू कैश मेमोरी के साथ मेमोरी पदानुक्रम का उपयोग प्रोग्राम और डेटा को अलग करने के लिए किया जाता है। मेमोरी पदानुक्रम भंडारण को प्रक्रियाओं के प्रतिक्रिया समय के पदानुक्रम के आधार पर अलग करता है।

निर्देश सेट वास्तुकला

जैसा कि प्रोग्राम (कोड) को सिस्टम की मेमोरी (RAM) में लोड किया जाता है, यह CPU द्वारा प्राप्त किया जाता है (डेटा पर कार्य करने के लिए माइक्रोप्रोसेसर और माइक्रोकंट्रोलर दोनों का उल्लेख करते हुए), यह बहुत समान है जैसा कि हम निर्देश देते हैं जब हम कुत्ते को प्रशिक्षित करते हैं कुछ कार्यों और आदेशों। जैसा कि उन निर्देशों पर कार्रवाई की जाती है कुछ ट्रांजिस्टर एक तर्क स्तर से दूसरे तक होते हैं जो ऐसा होता है। तो मूल रूप से निर्देशों की मदद से मानव प्रोग्रामर प्रोसेसर के साथ संचार करता है। हर सीपीयू का अपना इंस्ट्रक्शन सेट होता है, उसके आर्किटेक्चर और क्षमताओं के आधार पर निर्देशों का संग्रह।

CPU इन निर्देशों को 0 और 1 के संयोजन में समझता है, जिन्हें एक opcode के रूप में भी जाना जाता है । मानव प्रोग्रामर के लिए, सीपीयू के साथ जुड़े हर निर्देश के लिए 0 और 1 के संयोजन को याद रखना वास्तव में मुश्किल है। एक मानव प्रोग्रामर की नौकरी को आसान रखने के लिए, हमें इन निर्देशों के उच्च-स्तरीय इंटरफेस प्रदान किए जाते हैं और संकलक उन्हें 0 और 1 के प्रसंस्करण के रूप में परिवर्तित करता है। प्रत्येक सीपीयू के निर्देश सेट में भी, सीमित संख्या में निर्देश हैं जो वह समझ सकता है।

CPU का प्रदर्शन

आपने CPU के प्रदर्शन से संबंधित सीपीयू की अवधि को देखा होगा। सीपीयू की आम तौर पर मेगाहर्ट्ज (मेगा-हर्ट्ज) या गीगाहर्ट्ज (गीगा-हर्त्ज) में क्लॉक रेट होता है जैसे 25 गीगाहर्ट्ज क्लॉक रेट। क्लॉक रेट से जुड़ी संख्या बताती है कि सीपीयू के अंदर घड़ी कितनी बार प्रति सेकंड चक्रों में टिक जाती है। घड़ी की दर की व्यावहारिकता को इस तथ्य से समझा जा सकता है कि सीपीयू के घड़ी चक्रों के आधार पर निर्देशों का प्रदर्शन किया जाता है जो कि सीपीयू एक बार में चलने वाले कार्यक्रमों की संख्या के अनुपात में होता है।

सीपीयू का प्रदर्शन कार्यक्रम में लिखे गए निर्देशों की संख्या पर निर्भर करता है, अधिक निर्देश, सीपीयू द्वारा उन्हें प्रदर्शन करने के लिए अधिक समय। यह घड़ी के चक्रों की संख्या पर भी निर्भर करता है जिसमें प्रत्येक निर्देश को निष्पादित किया जाता है, कुछ निर्देशों को दूसरों की तुलना में निष्पादित करने के लिए अधिक घड़ी चक्र की आवश्यकता होती है ताकि वे सीपीयू के प्रदर्शन में पिछड़ जाएं। प्रत्येक निर्देश को पूरा करने के लिए एक कार्यक्रम और चक्र में निर्देश एक दूसरे के विपरीत आनुपातिक हैं। एक को बदलने से दूसरे पर असर पड़ेगा। यह वह बिंदु है जहां सीपीयू उद्योग विभाजित है।

RISC और CISC निर्देश सेट आर्किटेक्चर

जैसा कि एक कार्यक्रम के निष्पादन के ऊपर कहा गया है और सीपीयू का प्रदर्शन एक कार्यक्रम में निर्देशों की संख्या पर निर्भर करता है, जिसमें निर्देश सेट के एक भाग के रूप में उस विशेष सीपीयू को निर्देश प्रस्तावित किए जाते हैं और दूसरा कारक घड़ी चक्रों की संख्या है प्रत्येक निर्देश निष्पादित किया जाता है। इन दो कारकों के आधार पर वर्तमान में दो निर्देश सेट उपलब्ध हैं। जिनमें से सबसे पहला है कॉम्प्लेक्स इंस्ट्रक्शन सेट कंप्यूटिंग (CISC) जबकि दूसरा एक कम इंस्ट्रक्शन सेट कंप्यूटिंग (RISC) है। आइए RIC और CISC आर्किटेक्चर के बीच अंतर को समझने के लिए इनमें से प्रत्येक आर्किटेक्चर पर विस्तार से चर्चा करें ।

जटिल निर्देश सेट कम्प्यूटिंग (CISC)

CISC का मतलब जटिल निर्देश सेट कम्प्यूटिंग है। CISC का मुख्य उद्देश्य किसी प्रोग्राम को निष्पादित करने वाले निर्देशों की संख्या को कम करना है, यह कई सरल निर्देशों जैसे एड्रेस मोड, लोडिंग आदि को जोड़कर और एक एकल जटिल निर्देश बनाने के लिए किया जाता है। CISC अनुदेश सरल अनुदेश की एक श्रृंखला के साथ ही कुछ विशेष निर्देश है कि निष्पादित करने के लिए एक से अधिक घड़ी चक्र लेता है भी शामिल है। CISC निर्देश रजिस्टरों के हस्तक्षेप के बिना सीधे मेमोरी पर काम कर सकता है, जिसका अर्थ है कि यह कुछ बुनियादी निर्देशों जैसे मूल्यों को लोड करने की आवश्यकता और मेमोरी (RAM) की आवश्यकता को समाप्त करता है। CISC निर्देश सॉफ़्टवेयर की तुलना में हार्डवेयर पर अधिक जोर देता है, जिसका अर्थ है कि संकलक पर भार डालने के बजाय,CISC निर्देश को डिकोड और कार्यान्वित करने के लिए हार्डवेयर के रूप में ट्रांजिस्टर का उपयोग करता है। हालांकि, जैसा कि निर्देश जटिल है और कई चरणों का गठन करता है, उन्हें अधिक संख्या में घड़ी चक्रों में निष्पादित किया जाता है।

संबंधित करने के लिए एक सरल सादृश्य है जब आपको पुस्तक को खोलने और 3 ^आरडी अध्याय के 2 ^{एन डी} पृष्ठ को पढ़ने के लिए कहा जाता है । गतिविधियों की इस श्रृंखला में, आप अपने बैग से पुस्तक को खोजने से लेकर पेज 3 से अध्याय 3 तक फेरबदल करने और फिर अध्याय के 2 ^nd पृष्ठ पर जाने और फिर पढ़ना शुरू करने जैसे कई कदम उठाते हैं । एक चरण की श्रृंखला यदि पढ़ने के पृष्ठ 44 (जो कि 3 ^rd अध्याय का 2 ^nd पृष्ठ संख्या है) के एकल निर्देश में संयुक्त है, तो हमें CISC निर्देश मिलता है।

कम किए गए निर्देश सेट कम्प्यूटिंग (RISC)

पहली एकीकृत चिप को जैक किल्बी ने 1958 में डिज़ाइन किया था जो एक थरथरानवाला था और 1970 में इंटेल से पहला वाणिज्यिक माइक्रोप्रोसेसर निकला था। हालांकि प्रोसेसर की शुरुआत में CISC नहीं था। लेकिन भारी कंप्यूटिंग मांगों के साथ CISC वास्तुकला अधिक जटिल और संभालना कठिन होता जा रहा था। RISC के नाम से जाना जाने वाला CISC आर्किटेक्चर का कुल नया स्वरूप IBM से जॉन कोक द्वारा निकला । इस प्रकार दो आर्किटेक्चर के बीच अंतर करने के लिए RISC और CISC शब्द पेश किए गए थे।

RISC कम अनुदेश सेट कंप्यूटिंग के लिए खड़ा है। RISC का मुख्य उद्देश्य आकार और निर्देशों के निष्पादन में एकरूपता लाना था । यह सरल निर्देश सेट की शुरुआत करके किया गया था, जिसे प्रति चक्र एक निर्देश के रूप में निष्पादित किया जा सकता है, यह विभिन्न निर्देशों को लोड करने और भंडारण करने जैसे जटिल निर्देश को तोड़ने के द्वारा किया जाता है, जहां प्रत्येक निर्देश लगभग निष्पादित करने के लिए एक घड़ी चक्र लेता है। RISC वास्तुकला एक ही आकार जो एक घड़ी चक्र में क्रियान्वित किया जा सकता है की सरल निर्देश शामिल हैं। RISC आधारित मशीनों को मान रखने के लिए CISC से अधिक RAM की आवश्यकता होती है क्योंकि यह प्रत्येक निर्देश को रजिस्टरों में लोड करता है। प्रति चक्र एकल निर्देश का निष्पादन RISC आधारित मशीनों को पाइपलाइनिंग का लाभ देता है(पाइपलाइनिंग वह प्रक्रिया है जिसमें पहला निर्देश निष्पादित होने से पहले अगला निर्देश लोड किया जाता है, इससे निष्पादन की दक्षता बढ़ जाती है)। RISC वास्तुकला पर जोर दिया गया है