पूर्ण घटाव सर्किट और इसके निर्माण

हाफ सबट्रैक्टर सर्किट के पिछले ट्यूटोरियल में, हमने देखा था कि कैसे घटाव के लिए कंप्यूटर सिंगल बिट बाइनरी नंबर 0 और 1 का उपयोग करता है और डिफ और बॉरो बिट बनाता है। आज हम Full-Subtractor सर्किट के निर्माण के बारे में जानेंगे ।

पूर्ण सबट्रैक्टर सर्किट

आधा-घटाव सर्किट में एक बड़ी खामी है; हम गुंजाइश प्रदान करने के लिए की जरूरत नहीं है में उधार लेने आधा subtractor में घटाव के लिए बिट। पूर्ण सबट्रैक्टर निर्माण के मामले में, हम वास्तव में सर्किटरी में इनपुट में एक बॉरो बना सकते हैं और अन्य दो इनपुट ए और बी के साथ इसे घटा सकते हैं। पूर्ण सबट्रैक्टर सर्किट के मामले में हमारे पास तीन इनपुट हैं, ए जो कि मिन्यूएंड, बी है। जो कि सबट्रेंड और बॉरो इन है। दूसरी तरफ हमें दो अंतिम आउटपुट, डिफ (अंतर) और बॉरो आउट मिलते हैं ।

हम ओआर गेट के अतिरिक्त जोड़ के साथ दो आधे सबट्रैक्टर सर्किट का उपयोग करते हैं और एक पूर्ण पूर्ण सबट्रैक्टर सर्किट प्राप्त करते हैं, जैसा कि हमने पहले देखा था।

आइए देखें ब्लॉक डायग्राम,

उपरोक्त छवि में, ब्लॉक आरेख के बजाय, वास्तविक प्रतीकों को दिखाया गया है। पिछले आधे-घटाव ट्यूटोरियल में, हमने दो लॉजिक गेट्स की सत्य तालिका देखी थी जिसमें दो इनपुट विकल्प, XOR और NAND गेट्स हैं । यहां सर्किट्री, या गेट में एक अतिरिक्त गेट जोड़ा गया है । यह सर्किट बिना गेट के पूर्ण-योजक सर्किट के समान है ।

पूर्ण घटाव सर्किट का सच तालिका

जैसा कि पूर्ण सबट्रेक्टर सर्किट तीन इनपुट के साथ सौदा करता है, ट्रुथ टेबल भी तीन इनपुट कॉलम और दो आउटपुट कॉलम के साथ अपडेट होता है।

में उधार	इनपुट ए	इनपुट B	DIFF	उधार लेना
०	०	०	०	०
०	1	०	1	०
०	०	1	1	1
०	1	1	०	०
1	०	०	1	1
1	1	०	०	०
1	०	1	०	1
1	1	1	1	1

हम बूलियन अभिव्यक्ति में पूर्ण सबट्रैक्टर सर्किट निर्माण को भी व्यक्त कर सकते हैं ।

डीआईएफएफ के मामले में, हम पहले ए और बी इनपुट को एक्सओआर करते हैं और फिर हम बोर में आउटपुट के साथ एक्सओआर बनाते हैं । तो, डिफ है (ए XOR B) XOR बॉरो इन हम इसके साथ भी व्यक्त कर सकते हैं:

(ए ⊕ बी) in उधार में।

अब, बॉरो आउट के लिए, यह है:

जिसके द्वारा आगे का प्रतिनिधित्व किया जा सकता है

कैस्केडिंग सबट्रैक्टर सर्किट

अब तक, हमने लॉजिक गेट्स के साथ सिंगल बिट फुल-सबट्रैक्टर सर्किट के निर्माण का वर्णन किया। लेकिन क्या होगा यदि हम दो को घटाना चाहते हैं, एक से अधिक संख्याएँ?

यहां फुल सबट्रैक्टर सर्किट का फायदा मिलता है। हम सिंगल बिट फुल सबट्रैक्टर सर्किट को कैस्केड कर सकते हैं और दो मल्टीपल बिट बाइनरी नंबर घटा सकते हैं।

ऐसे मामलों में एक कैस्केड पूर्ण-योजक सर्किट का उपयोग गेट्स के साथ नहीं किया जा सकता है। हम 2 की तारीफ विधि का उपयोग कर सकते हैं और यह एक पूर्ण योजक सर्किट को पूर्ण उपशीर्षक में बदलने के लिए लोकप्रिय विधि है। ऐसे मामले में, हम आम तौर पर इन्वर्टर या नॉट गेट द्वारा पूर्ण योजक के सबट्रेन्ड इनपुट के तर्क को उल्टा करते हैं। इस गैर इनवर्टेड इनपुट (मिनुएन्ड) और इनवर्टेड इनपुट (सबट्रेंड) को जोड़कर, जबकि पूर्ण योजक सर्किट का कैरी इनपुट (एलएसबी) लॉजिक हाई या 1 में है, हम उन दो बायनेरिज़ को 2 के पूरक विधि में घटाते हैं। पूर्ण-योजक से आउटपुट (जो अब पूर्ण सबट्रैक्टर है) डिफ बिट है और अगर हम कैरी को उल्टा करते हैं तो हमें बॉरो बिट या एमएसबी मिलेगा। हम वास्तव में सर्किट का निर्माण कर सकते हैं और आउटपुट का निरीक्षण कर सकते हैं।

पूर्ण सबट्रैक्टर सर्किट का व्यावहारिक प्रदर्शन

हम एक पूर्ण योजक लॉजिक चिप 74LS283N और नॉट IC 74LS04 का उपयोग करेंगे। उपयोग किए गए घटक-

1. 4pin डुबकी स्विच 2 पीसी
2. 4pcs लाल एल ई डी
3. 1 pc ग्रीन एलईडी
4. 8pcs 4.7k प्रतिरोधों
5. 74LS283N
6. 74LS04
7. 13 पीसी 1k प्रतिरोधों
8. ब्रेड बोर्ड
9. तारों को जोड़ना
10. 5V एडाप्टर

उपरोक्त छवि में, 74LS283N बाईं ओर दिखाया गया है और 74LS04 दाईं ओर है। 74LS283N कैरी लुक फॉरवर्ड फीचर के साथ 4bit फुल सबट्रैक्टर TTL चिप है। और 74LS04 एक गेट गेट नहीं है, इसके अंदर छह गेट नहीं हैं। हम उनमें से पांच का उपयोग करेंगे।

पिन आरेख योजनाबद्ध में दिखाया गया है।

सर्किट आरेख को एक पूर्ण-सबट्रैक्टर सर्किट के रूप में इन आईसी का उपयोग करने के लिए-

• आईसी 74LS283N और 74LS04 के पिन आरेख को योजनाबद्ध में भी दिखाया गया है। पिन 16 और पिन 8 क्रमशः VCC और ग्राउंड है,
• पिन 5, 3, 14 और 12 में 4 इन्वर्टर गेट्स या नॉट गेट्स जुड़े हुए हैं। वे पिन पहले 4-बिट नंबर (P) हैं जहाँ पिन 5 MSB है और पिन 12 LSB है।
• दूसरी ओर, पिन 6, 2, 15, 11 दूसरा 4-बिट नंबर है जहां पिन 6 एमएसबी है और पिन 11 एलएसबी है।
• पिन 4, 1, 13 और 10 डीआईएफएफ आउटपुट हैं। पिन 4 एमएसबी है और पिन 10 एलएसबी है जब कोई बॉरो आउट नहीं होता है।
• SW1 सबट्रेंड है और SW2 मिन्यूएंड है। लॉजिक हाई बनाने के लिए हमने कैरी को पिन (पिन 7) से 5 वी से जोड़ा। यह 2 के पूरक के लिए आवश्यक है।
• 1k प्रतिरोधों का उपयोग तर्क इनपुट प्रदान करने के लिए सभी इनपुट पिनों में किया जाता है जब डीआईपी स्विच ऑफ स्थिति में होता है। रोकनेवाला के कारण, हम तर्क 1 (बाइनरी बिट 1) से तर्क 0 (बाइनरी बिट 0) पर आसानी से स्विच कर सकते हैं। हम 5V बिजली की आपूर्ति का उपयोग कर रहे हैं।
• जब DIP स्विच ऑन होते हैं, तो इनपुट पिन 5V के साथ छोटा हो जाता है, जिससे DIP स्विच लॉजिक हाई हो जाता है; हमने बिट्स के लिए डीआईएफएफ बिट्स और ग्रीन एलईडी का प्रतिनिधित्व करने के लिए रेड एलईडी का इस्तेमाल किया।
• 74LS04 के कारण पुल अप के लिए उपयोग किया जाने वाला R12 अवरोधक एलईडी ड्राइव करने के लिए पर्याप्त वर्तमान प्रदान नहीं कर सका। इसके अलावा, पिन 7 और पिन 14 क्रमशः ग्राउंड और 5V पिन 74LS04 है। हमें पूर्ण-योजक 74LS283N से आने वाले बॉरो आउट बिट को परिवर्तित करने की भी आवश्यकता है।

नीचे की समझ के लिए प्रदर्शन वीडियो देखें, जहां हमने दो 4-बिट बाइनरी नंबर घटाकर दिखाए हैं।

इसके अलावा, हमारे पिछले संयोजन तर्क सर्किट की जाँच करें:

1. आधा योजक सर्किट
2. पूर्ण योजक सर्किट
3. आधा घटाव सर्किट